DDS используют не только для вывода в ЦАП. Их часто используют в DDC
в качестве NCO.
Используют. Но про написание полноценного приёмника на арме на несколько десятков мегагерц речь и не шла. Впрочем, не факт, что невозможно написать DDC, особенно, с векторным сопроцессором, но явно близко к границе возможного, и разбираться с какой стороны эта задача от границы возможного я не буду. Я и не утверждал, что заменить FPGA можно/нужно для любых задач. У них своя ниша. Иногда даже два чипа сопрячь с несовместимыми шинами проще всего при помощи CPLD/FPGA.
-- 13.02.2025, 11:37 --Ага, за 2 дол. Об этом, о 2 дол. изначально же шла речь
Изначально вы советовали человеку не лезть без знаний в ЦОС, но полезли именно в ЦОС как в типичную задачу для FPGA.
