Связанные с этим трудности ранее неизменно приводили к вытеснению параллельных интерфейсов последовательными (и синхронных интерфейсов асинхронными), значит пока до оперативной памяти дело еще не дошло, хотя вопрос, видимо, созрел.
И сейчас приводят,
PCIe ещё один яркий тому пример - шина якобы параллельная, а на самом деле собрана из нескольких последовательных каналов. Но любое такое преобразование увеличивает задержку, которая для памяти и так огроменная (с точки зрения процессора), потому для высокоскоростной памяти такое применять, э ... глупость короче. Ну а медленная память давным давно уже на I2C или SPI (эта даже на десятках МГц) работает.
Вообще же, развитие всех этих высокоскоростных [параллельных] протоколов резко рвануло когда научились применять PLL чуть ли не у каждого вывода микросхем, для восстановления формы синхросигнала и регулировки его фазы. Потому и стало возможным не ждать пока на шине всё устаканится с обеих сторон, а слать данные потоком с правильным выравниванием лишь на приёмнике. Отсюда пошёл и сдвиг в однонаправленность протоколов.
Да что за чушь-то!?
Почитал немного про проектирование чипов и теперь пожалуй лучше помолчу. Хотя вычитал что сопротивление канала порядка килоома, а сопротивление проводника из металла - доли Ом. Проводник из поликремнния будет где-то под сотню Ом, всё же заметно меньше канала. Но это уже надо подробнее считать, т.к. читал про старую технологию (0.25мкм), да и понял не совсем.